|
|
4.1 Falcon Custom Chip
C U S T O M - C H I P S
F A L C O N - F 0 3 0
C U S T O M - C H I P S
_________________________ Die deutsche Übersetzung der englischen
Chip-Beschreibung
(c) Robert Schaffner Die Pinbelegung und Signalbeschreibung der wichtigsten
Custom Chips im Atari Falcon F030 laut ServiceGuide.
Video digital/analog Converter (DAC) SMD
Pin Signal Type Beschreibung
________________________________________________________________________
40 COM Input Highpegel schaltet den internen
digital Kanal auf den Tonverstärker
4-1, 44-41 G0-7 Input 8 Bit Grün In vom VIDEL
36-29 B0-7 Input 8 Bit Blau In vom VIDEL
12-5 R0-7 Input 8 Bit Rot In vom VIDEL
37 RC Input Highpegel selektiert binär Code auf
R und B data
25 BEXT Input Externer blau Eingang
22 GEXT Input Externer grün Eingang
19 REXT Input Extnerer rot Eingang
18 ROUT Output Rot Ausgang / Monitor
21 GOUT Output Grün Ausgang / Monitor
24 BOUT Output Blau Ausgang / Monitor
28 CLK Input Takteingang / System
15,36 AVcc Input Chip Power Input
_________________________________________________________________________
Codec A/D D/A Wandler SMD
Pin Signal Type Beschreibung
_________________________________________________________________________
1 SSYNC Input serielles Eingangssignal das den Start
eines Datenworts am Start eines Frames
anzeigt
2 RESET- Input Reseteingang um den Chip in einen
definierten Zustand zu versetzen
3 CLKIN Input Masterclock Input für den A/D und D/A
Wandler im CODEC. Beide Converter
benutzen den gleichen Takt!
4 DVcc Input Stromversorgung +5V
5 DGND Input GND, Ground
13 PON- Input LowPowerMode. Wird benutzt um den Codec
in den Sparmode zu schalten. Pin liegt
beim Falcon auf +5Vcc
15 ROUT Output Rechtes analoges Audio Out Signal
16 LOUT Output Linkes analoges Audio Out Signal
18 POMCR - Kondesatoranschluß für die äussere
Feedbackschleife die den Pulsmodulator
des rechten Kanals steuert.
19 POMCL - Kondesatoranschluß für die äussere
Feedbackschleife die den Pulsmodulator
des linken Kanals steuert.
20 REFBUF - Gepufferter interner GND Pin welcher für
die äussere Beschaltung mit Kondesatoren
benötigt wird.
21 REFBYP - interner sauberer GND Pin welche für die
analogen Ein- und Ausgänge benötigt wird.
22 REFGND - Referenz analog GND zum Schutz des sauberen
CODEC GND Pin
23 AGND - Analog GND für den CODEC Chip.
24 AVcc Input Analoge Versorgungsspannung
25 RIN1 Input Rechter analoger Eingang Kanal 1
26 RIN2 Input Rechter analoger Eingang Signal 2
27 LIN1 Input Linker analoger Eingang Signal 1
28 LIN2 Input Linker anlaoger Eingang Signal 2
29 MDSEL Input Mode Selekt Eingang um zusätzliche serielle
Formate wählen zu können. (High) Liegt beim
Falcon dauerhaft auf GND
30 SBF2 Input Subframe Eingang 2
Liegt beim Falcon dauerhaft auf GND
_________________________________________________________________________
VIDEL / F030 Videochip SMD
Pin Signal Type Beschreibung
_________________________________________________________________________
60,59,57 A1-A11 Input 11 LSB Adressleitungen der CPU
55,50,39
35,33,32
31,29
19,20,21 D0-D15 I/O CPU Datenbus
24,26,28
34,36,37
38,40,41
42,43,48
49
79-84,87- MDO-31 I/O 32Bit DRAM Bus
89,92-85
18,17,13 R0-R5 Output 3x6 Digital RGB-Output
2,11,9,51 B0-B5
52,53,54 G0-G5
56,58,64-
68,72
10 DOTCK Output Takt für den DAC
8 MONO Output Monochrome Ausgang (Not XGA)
96 COLOR Output Sync.-Signal für NTSC/ Composit Video
62 CSYNC Output CompositVideo / Sync. Ausgang
47 VREQ Output VideoRequest Ausgang (High)
44 CLK32 Input 32Mhz Tankteingang
73 CLK25 Input 25Mhz Takteingang (VGA)
14 EXTCLK Input Genlock Takteingang
6 VSYNC- I/O Vertikal Sync. als Ein- u. Ausgang
114 TEST-
3 HSYNC- I/O Horizontal Sync. als Ein- u. Ausgang
101 HINT- Output Hor. Display enable
97 VINT- Output Ver. Display enable
7 R/(W)- Input CPU R/W Eingang (CLUT)
25 VCS Input Chip Selekt(High Selektiert den Chip
zu R/W von der CPU
66 VLD Input Info das Daten vom Videochip
in den Eingangsbuffer gelesen werden
22 RDAT- Output (Low) Daten vom DRAM / CPU Datenbus
23 WDAT- Output (Low) DRAM / CPU schreibt Daten in
das DRAM
70,71 CAS0- Output Low CAS-Signale
CAS1-
2 PEN- Input Lightpen/Gun Eingang vom PadPort
4 LOWP Input Low Power Eingang / liegt auf GND
85 ODD_EVEN Output odd/even Videoframes 0-EVEN
86 DE Output Display enable
1 RESET Input VIDEL Reset
DGND Input Logik GND
DVcc Input +5 Volt
119 EXT Input Schaltet externen Genloc ein (Logik!)
(Nur Steuerpin, kein Vcc!!!)
112 TN Input VLSI Parameter Test
_____________________________________________________________________________
COMBO /COMBEL Chip SMD
Pin Signal Typ Beschreibung
_____________________________________________________________________________
1 BMODE Input 86030 oder 68000 Busmaster
High ist 68000
95,90,82 A1-A23 I/O 23 Bit Adressbus. Für die MCU nur Input
68,65,63
29,24,17
15,12,7
188,185
178,177
170,162
143,135
128,126
121
122,127 D0-D15 I/O 16 Bit Datenbus
134,142
176,169
184,187
11,15,23
25,64,69
91,94
186 AS- I/O Adress-Strobe Input für MCU
Input für Blitter falls Slave. Output
wenn Blitter als Busmaster.
171 UDS- I/O UPPER Data Strobe. Kontrolliert den
Datenfluss mit LDS- R/W
179 LDS- I/O LOWER Data Strobe
129 R/(W)- I/O Lesen(High)/Schreiben(Low) Datentransfer
119 DTACK- Output Data Transfer Acknowledge
116 BR- Output Bus Request
124 BGI- Input Bus Grand Input von der CPU
198 BGACK- Output Bus Grand Acknowlede korrespondiert mit
der CPU wenn der Blitter "Busmaster" ist
173,172 IPL0- Output Interrupt Prioritätsausgänge zur CPU
166 IPL1-
IPL2-
42 BERR- Output Bus Error Indikator
Kann auch von anderen Bausteinen auf
"Low" gelegt werden um einen Buserror
zu erzeugen.
190 VPA- Output Zeigt eine falsche Peripherie-Adresse
der CPU an und wird benutzt um die
ACIAs zu kontrollieren.
6 VMA- Input Kontrolliert die ACIAs, zeigt eine falsche
Speicheradresse der CPU an.
141,133 FC0 I/O MCU Eingangs-Funktionscodes
123 FC1 Eingang für den Blitter wenn der Bus
FC2 als 'Slave' läuft. Ausgang bei 'Master'
20 CLK Input 32Mhz Eingang Taktsignal / Mainboard
150 TOK Input Keyboard Transmit OK. Speichert ein
Zeichen vom Keyboard wenn TOK nach
"High" geht.
139 TXD Input Eingang für COMBO für Daten vom Keyboard
151 MFPINT- Input MFP Interrupteingang
202,175,174 EINT1 Input externe Interrupreingänge
72 EINT3
EINT5
EINT7
112 BINT- Output Im Falcon nicht angeschlossen
19 EVEN_ODD Input EVEN_ODD Frame Eingang vom Video-Shifter
1 = ODD / 0 = EVEN
138,125,73 PAD0X- Input Paddleport aktiv LOW Eingänge
PAD1X-
PAD0Y-
PAD1Y-
191 CPUCLK Output 16Mhz Taktausgang für die CPU
und andere I/O Devices.
193,192 CLK4 Output 4Mhz / 8Mhz Ausgänge
CLK8
163 KHZ500 Output Ausgang für 500Khz Takt.
197 MFPCS- Output MFP - Chipselekt-Signal
199 ROM2- Output ROM Chipselekt
200,201 ROM3- Output Romport Chipselekt
ROM4-
8 SNDCS Output PSG Chipselekt
9 SNDIR Output PSG Direktion
71 VCS Output Video Chipselekt
30 VLD Output Aktiver Ausgang / Strobe
Zum Datentransfer vom DRAM in den
Eingangsbuffer des Shifters
33 HINT- Input Horizontal Interrupt vom Videochip
34 VINT- Input Vertikal Interrupt vom Videochip
60 VREQ Input Videorequest Signal
31 IACK- Output Interrupt Acknowledge für CPU
32 N6850 Output ACIA 6850 Chipselekt Signal
44 RDAT- Output Read DRAM Kontrolle zum Videochip
45 WDAT- Output Write DRAM Kontrolle zum Videochip
136 PADRST- Output Paddleport Reset
137 BUTTON- Output Firebutton, Einlesen erlaubt
147,148 JOYRH- Output Joystick, Daten einlesen erlaubt
JOYRL-
140,146 JOYWE- Output Joystick, Daten schreiben erlaubt
JOYWL-
36 IDEIOW- Output IDE I/O Schreibsignal
35 IDEIOR- Output IDE I/O Lesesignal
37,38 IDECS0 Output IDE Chipselekt
IDECS1
59 RESET- Input Reseteingang von der CPU
43 R8006- Output Kontrollpin, I/O-Adressen
von FF8006 lesen.
113 FPUCS- Output FPU Chipselektsignal
120,114 MAD0-10 Output DRAM Adressenbus
97,96,84
77,61,39
10,189
149
46 WE- Output DRAM schreiben Erlaubt
18,21 RAS0- Output DRAM Adressen Selekt
RAS1-
22,62 CAS0H- Output DRAM High Adressen Selekt
CAS1H-
70,83 CAS0L- Output DRAM Low Adressen Selekt
CAS1L-
74 RAMH Output Adressen Kontrolle für VideoShifter
Selektiert das Low oder High 16 Bit
DRAM Word in den Videobus. 0 = Low
75 RTCCS- Output Realtime Clock Chipselekt
76 RTCAS- Output Realtime Clock Adress Strobe
85 RTCDS- Output Realtime Clock Data Strobe
89 SCCAB Output SCC Kanal selektor
165 SCCRD- Output SCC Lesesignal
164 SCCWR- Output SCC Schreibsignal
88 SCCIACK- Output SCC Interrupr Acknowledge
87 SCCWAIT- Input Aktive Low Input für SCC Unterstützung
115 BGO Output BGO / Arbitration (Daisy chaninig)
86 TEST Input Testpin for Support
163 KHZ500W Output 500Khz Takt zum Kontrollieren des
6850 wenn Daten transferriert werden
96 POR Input Power On Reset Signal
99 TEST2 Input Testpin 2 für Support
VDD Input +5 V DC
GND Input GND
______________________________________________________________________________
SCSI-Controller 5380 PLCC
Pin Signal Typ Beschreibung
______________________________________________________________________________
37-41,43- DB0- to I/O 8-Bit SCSI Datenbus inkl. ID Nr
44,1 DB7- der Devices am Bus.
35 DBP- I/O SCSI Bus Parity Bit
5 SEL- I/O Wählt ein 'Target' aus / Wird vom
Initator erzeugt
4 BSY- I/O SCSI Bus Busy
33 ACK- I/O Acknowledge / Von Initiator erzeugt
6 ATN- I/O Nach der erfolgreichen Selektion eines
Targets am Bus
7 RST- I/O Aktives Signal zeigt einen Reset auf
dem SCSI-Bus an
32 I/O I/O Zeigt die Richtung des Datentransfers an
Low ist Flußrichtung zum Initiator
30 C/D- I/O Kontroll oder Befehle werden über den
SCSI-Bus verschickt.
29 MSG- I/O Nachricht wird vom Initiator kontrolliert
34 REQ- I/O Zeigt den Beginn des Handshake, in Folge
zum ACK- Signal
17 CS- Input Chipselekt zum lesen/schreiben vom 5380
9 DRQ Output DMA Request fordert DMA Service vom
DMA-Controller an
8 IRQ- Output Interrupt Request für die CPU
19 IOR- Input Das I/O Lesesignal zum lesen der Register
13 READY- Output Im Falcon nicht Benutzt.
Dieses Signal kann aber als alternative zum
DRQ-Signal verwendet werden!
11 DTACK- Input DMA Aknowledge wird benutzt um auf den
internen Registern lesen/schreiben zu dürfen
10 EOP- Input Ende des Datentransfers
7 RESET- Input Setzt den SCSI-Controller zurück
18 IOW- Input I/O Schreibsignal wird benutzt um
Informationen in die Register zu legen
14-16 A0-2 Input Adressanschlüsse um die internen Register
anzusprechen
28-24,22- D0-7 I/O CPU Datenbus 0-7 Datenleitungen
20
________________________________________________________________________________
F030 DMA-Baustein SMD
Pin Signal Typ Beschreibung
_______________________________________________________________________________
138, 139 FC0-FC2 I/O 68030 Bus Funktionscode. Bei Bus 'Grand'
140 Ausgänge für DMA
30,28,27 A1-A23 I/O 68030 Busadressen
26,25,24
22,21,20
18,17,15
14,13,12
11,10,8,7
6,5,4,3
136,135 D0-D15 I/O 68030 Datenbus / DMA In- bzw. DMA-Out
134,132
131,130
129,128
126,124
123,122
121,119
128,171
36 AS- I/O 68030 Bus Adress Strobe.
35 LDS- I/O 68030 Bus Data Strobe Lower
34 UDS- I/O 68030 Bus Data Strobe Upper
33 R/W I/O 68030 Bus Read/Write
High = Read
Low = Write in den Chip
38 DTACK- I/O 68030 Bus Data Aknowledge
39 BERR- Input Beendet einen DMA-Zyklus
40 BR- Output Low wenn der 68030 Bus Daten per DMA bezieht
41 BGI- Input Low zeigt an das die Kontrolle des Bus
beim DMA liegt. Geht nur bei Bus 'Grand'
43 BGO- Output Daisy chain bei Bus 'Grand'
44 BGA- I/O Low wenn der DMA auf dem Bus fertig ist.
Wenn die Operation beendet ist und der
DMA den Bus 'verlassen' hat TriState-Mode
45 RESET- Input Low macht einen Chipreset
76 UWD Output Signal für den MicroWire Bus
75 UWC Output Clocksignal für den MicroWire Bus
74 UWEN- Output Enable Signal für den MicroWire Bus
58 SMCLK Input Master Timing Takt für den DMA-Kanal
32 BMODE Input BusMaster Eingang. 68000 = Low
68030 = High
70 PLYDATA Output Serieller Sound zum DSP Anschluss
71 PLYCLK Output Taktsignal für PLYDATA. Kontrolliert von
der Eingangsmatrix
69 PLYSYNC I/O Ausgang wenn fortgesetzter Takt als Eingang
wenn der Takt im 'Gate' Modus ist
_______________________________________________________________________________
DSP 56001 SMD
Pin Signal Typ Beschreibung
_______________________________________________________________________________
53,54,57 A0-A15 Output 16-Bit breiter Adress Bus
58,60,61
65,67,68
70,71,75
76,77,79
80
81,82,85 D0-D23 I/O 24-Bit breiter Datenbus
86,87,88
92,93,94
96,97,99
102,104
105,106
108,109
113,114
115,118
119,120
52 PS- Output Programm Memory Select
Im Falcon nicht belegt.
49 DS- Output Data Memory Selekt, ist angesteuert wenn
externes Ram angesprochen wird.
48 X/(Y) Output Das Signal selektiert welcher Bereich des
externen RAM angesprochen wird.
47 RD- Output Read Enable, wenn das externe RAM über
D0-D24 gelesen werden soll.
46 WR- Output Write Enable, wird aktviert wenn in das
externe RAM über D0-D23 geschrieben wird.
45 BR- Input Bus Request teilt anderen Bausteinen mit
das sie Master über den D0-D23 und
A0-A15 Bus sind. High beim F030!
43 BG- Output Externer Bus request. High beim F030!
123 MODA/IRQA Input Mode A Selekt. Doppelfunktion.
Wird benutzt um die Initalisierung zu
Erledigen und um Interrupts von externen
Quellen zum empfangen.
124 RESET- Input Setzt den DSP in seinen Ausgangszustand.
25,22,20 HD0-7 I/O Host Daten Bus, transferriert Daten vom
19,16,15 Prozessor zum DSP.
14,11
5,2,1 HA0-2 Input Host Adressen Bits. Selektieren die
Host Interface Register.
9 HR/(W)- Input Richtung des Zugriffs vom Host-Prozessor.
8 HEN- Input Erlaubt den Transport von Daten über
den Host-Datenbus.
10 HREQ- Output Mit diesem Signal wird Unterstützung vom
Host Prozessor angefordert.
6 HACK- Input Empfängt Acknowledge für DMA-Transfer oder
Interrupt Acknowledge vom Host-Prozessor.
27 RXD Input Nicht benutzt. (serieller Anschluß)!
28 TXD Output Nicht benutzt. (serieller Anschluß)!
29 SCLK I/O Nicht benutzt im Falcon.
31,40,37 SC0-2 I/O Steueranschlüsse für serielles Syncron
Interface!
32 SCK I/O serieller Bitraten Takt für das Syncron
serielle Interface!
42 SRD Input Dateneingang für das SSI Receive Shift
Register.
39 STD Output Daten Ausgang vom SSI Register
Vcc Input +5 V PowerSupply
GND Input Ground/Masse
127 EXTAL Input 32Mhz Takteingang vom Quarzoszillator.
_______________________________________________________________________________
MC68030FG Microprozessor SMD
Abbildung 1 - F030 CPU MC68030FG
Pin Signal Type Beschreibung
__________________________________________________________________________
12,10.9 FC0-FC2 Output 3 Bit Funktionscode zum unterscheiden der
Addressräume eines jeden Buszyklus.
21,22,58 A0-A31 Output 32Bit - Adressbus
33,31,29
26,36,24
23,56,51
48
75,76,78 D0-D31 I/O 32-Bit Datenbus
83,86,89
91-94,96-
99,101-104
106-109,11-
114
120,119 SIZ0-SIZ1 Output Transfer-Größen Bits. Zeigen die Nummer der
Bytes die über den Bus transferriert werden
sollen.
117 R/(W) Output Zeigt an ob der Bus lesend oder schreibend
aktiv ist. Low ist "schreiben"
124 DS- Output Data Strobe. Zeigt an das ein Device gültige
Daten auf den Bus gelegt hat.
125 AS- Output Adress Strobe. Zeigt an das auf dem Bus eine
gültige Adresse anliegt. Abhängig auch von
R/(W)-FC0-FC2 und SIZ0-SIZ1
3,132 DSACK0 Input Data Transfer und Grössen Acknowledge 0 und 1
DSACK1 Zeigen an das eine Datenanforderung komplett
und korrekt beendet wurde.
131 STERM- Input Syncrone Termination zeigt an das der
addressierte Port im 32-Bit Modus ist und
das die Daten zur nächsten Taktflanke
gelesen werden. Low aktive.
(F030 HIGH!!)
122 CIIN- Input Cache inhibit Input.
Zum Daten laden in den Instruktions- und
Datencache.
70,69,68 IPL0- Input Interrupt Prioritätslevel 0-2
IPL1-
IPL2-
7 AVEC- Input Autovektor Indikator
20 BR- Input Bus Request. Ein externes Device möchte
Busmaster sein.
16 BG- Output Bus Grand.
17 BGACK- Input Bus Grand Acknowledge. Zeigt an das ein
externes Device den Bus bekommen hat.
84 RESET- I/0 Löst eine Systeminitalisierung aus.
Als Output werden nur alle externen Devices
intialisiert.
129 HALT- Input Halt zeig an das der Prozessor den Bus
angehalten hat. Ist gleichzeitig BERR low
wiederholt der Prozessor den letzten Zyklus.
130 BERR- Input Bus Error.
6 CLK Input Taktsignal für den MC68030.
65,71,73 EM0 Input Emulator Support Signale.
EM1 (High)
EM2
L6,K4,K10 Vcc Input +5V DC Stromversorgung
H3,H11,F2
F11,D4,D10
C6
L5,L7,L9 GND Input Stromversorgung (Masse)
J3,J11,G3
G11,F3,F11
E3,E11,C5
C7,C9
__________________________________________________________________________
MC 68882 Coprozessor PLCC
Abbildung 2 - F030 FPU Socket
Pin Signal Type Beschreibung
__________________________________________________________________________
26-22 A0-A4 Input Adressbus der FPU
CIR Locations im CPU-Adressraum.
1,2,3,64- D0-D31 I/O Datenbusignale D0-D31
68,62,60- Datenbus zwischen der CPU und der FPU.
33
18 SIZE- Input
21 AS- Input
29 CS- Input
28 R/(W) Input
20 DS- Input
31-32 DSACK0- Output
DSACK1-
13 RESET- Input
11 CLK Input
4 SENSE- I/O
10,16,17 Vcc Input +5 V DC Versorgungsspannung
27,43,52
53,51
5,6,7,8 GND Input Versorgungsspannung (Masse)
9, 12,14
19,30,41
51,63
__________________________________________________________________________
68901 Falcon MFP PLCC
Pin Signal Type Beschreibung
__________________________________________________________________________
1 NC1 --- Nicht benutzt / NC
2 RXW Input Definiert den gerade aktuellen Buszyklus
eindeutig als Read- oder Writezyklus.
High = Read, Low = Write
3-7 RS1-5 Input Busbits und Register zu selektieren.
8 TC Input Taktinput Kontrolle. Kontrolliert den Takt
die serielle Bitrate des Chips. (Timer D Output)
9 SO Output USART serieller Datenausgang. Im F030 nicht benutzt.
10 SI Input USART serieller Dateneingang. Liegt im Falcon
F030 auf GND.
11 RC Input Empfängertakt zur Kontrolle der Empfänger-
Bitrate ( Timer D Output)
12 Vcc Input +5V DC
13 Nicht benutzt / NC
14 Nicht benutzt / NC
15 TAO Output Timer A Output. Im Falcon nicht benutzt.
16 TBO Output Timer B Output. Im Falcon nicht benutzt.
17 TCO Output Timer C Output. Im Falcon nicht benutzt.
18 TDO Output Timer D Output. Ist verbunden mit den
TC und RC-Anschlüssen am MFP.
Übwacht die Baudrate zum Senden und Empfangen.
Die serielle Eigenschaften des MFP werden
im Falcon nicht benutzt.
19 XTAL1 Input Anschluß für den Quarz. (Takt)
20 XTAL2 Input Anschluß für den Quarz. (Takt)
21 NC
22 TAI Input Timer A Input ist ein Kontrollsignal für
den internen Timer A. Wird für den
Soundinterrupt benutzt.
23 TBI Input Timer B Input ist ein Kontrollsignal für
den internen Timer B. Wird für den
Bildschirminterrupt benutzt.
24 Reset Input Reseteingang für den 68901.
25 IO0 I/O GPI 0 = Printer Busy
26 IO1 I/O GPI 1 = Printer Acknowledge
27 IO2 I/O GPI 2 = Midi Interrupt
28 IO3 I/O GPI 3 = DSP Interrupt
29 IO4 I/O GPI 4 = Keyboard/Midi Interrupt
30 IO5 I/O GPI 5 = IDE/SCSI Interrupt
31 IO6 I/O GPI 6 = RS232 Ring Indikator (Interrupt)
32 IO7 I/O GPI 7 = Sound System Interrupt
33-35 NC
36 IRQ Output IRQ wird benutzt um der CPU zu melden
das ein Interrupt vorliegt.
37 IEO Output Interrupt Enable Out. Zeigt an das der MFP
einen Interrupt anzeigt und das kein
Interrupt anliegt der in der Priorität höher
liegt als der gerade Angezeigte.
38 IEI Input Zeigt einen Interrupt an der in der
Priorität höher liegt als der gerade
angezeigte Interrupt.
39 CLK Input Takteingang für den MFP
40 GND Input GND / Masseanschluß
41-48 D0-D7 I/O 8 Bit breiter Datenbus
49 IACK Input Interrupt Acknowledge von der CPU
50 DTACK Output Zeigt das Ende einer Datenübertragung an
51 DS Input Data Strobe, Daten in den MFP übernehmen
52 CS Input Chip Selekt Signal. MFP einschalten
__________________________________________________________________________
KEYBORD 630V1 DIL
Pin Signal Typ Beschreibung _______________________________________________________________________________ 1 Vss Input GND 2 XTAL Input 4Mhz max. Takteingang 3 EXTAL Input 4Mhz max. Takteingang 4 NMI Input Nicht Maskierbarer Interrupt 5 IRQ Output Interrupt Request 6 RES Input Reset 7 STBY 8 P20 I/O Portleitung 20 / Tastaturmatrix 9 P21 I/O 21 10 P22 I/O 22 11 P23 I/O 23 12 P24 I/O 24 13 P10 I/O Port 10 14 P11 I/O 11 15 P12 I/O 12 16 P13 I/O 13 17 P14 I/O 14 18 P15 I/O 15 19 P16 I/O 16 20 P17 I/O 17 21 Vcc Input Versorgungsspannung + 5V 22 P47 I/O Port 47 23 P46 I/O 46 24 P45 I/O 45 25 P44 I/O 44 26 P43 I/O 43 27 P42 I/O 42 28 P41 I/O 41 29 P40 I/O 40 30 P37 I/O 37 31 P36 I/O 36 32 P35 I/O 35 33 P34 I/O Port 34 34 P33 I/O 33 35 P32 I/O 32 36 P31 I/O 31 37 P30 I/O 30 38 SC2 Input Chipselekt 2 (nc) 39 SC1 Input Chipselekt 1 (nc) 40 E (nc) _____________________________________________________________________________
ACIA 6850 DIL
Pin Signal Typ Beschreibung
_______________________________________________________________________________
1 Vss Input GND
2 RxData Input Empfang seriell
3 RxCLK Input Taktrate für Empfang
4 TxCLK Input Taktrate für Senden
5 RTS- Output Ready to Send. Low active
6 TxData Output Sendedaten
7 IRQ- Input Interrupt Request
8 CS0 Input Chipselekt 0
9 CS2- Input Chipselekt 2. Low active
10 CS1- Input Chipselekt 1. Low active
11 RS
12 Vcc Input Versorgungsspannung + 5V
13 R/W- Input Lese- u- Schreibleitung
Low = Read
14 Enable Input Chip-Enable
15-22 D0-D7 I/O Datenleitung D7-D0. 8-Bit Bus
23 DCD- I/O
24 CTS- Output Clear to Send
_____________________________________________________________________________
Text (c) '1995-'2001 doitarchive@atari-computer.de
Technical Data: F030 ServiceGuide
Copyright © Robert Schaffner (support@doitarchive.de) Letzte Aktualisierung am 23. Dezember 2003 |
|
|
